Akhirnya Datang Juga…..(VS C14)

===============================

Name : Nur Ahmadi and TM Roffi

Company : Versatile Silicon Technologies

Topic : RTL Simulation and Verification

===============================

Setelah sekian lama ga nongol di dunia per-kape-an elektro, akhirnya sekarang gw dateng juga. Gw kape di Versatile Silicon Alamanda C14 (VS C14) bareng Roffi. Gw mulai KP sejak rabu minggu lalu tapi sempat sempat ijin 2 hari (kamis & jumat) krn sakit. Di sini tempatnya nyaman, sejuk, dan nyantai tentunya tapi tetep serius. Dateng boleh jam 9 ato 10 yang penting durasi waktunya 8 jam. Gw sih biasanya dateng jam 10 pulang malem (lebih dari 8 jam dong??) coz pengin ngenet dulu, hehe. Selain itu, kakak2nya juga ramah, jadi bisa ditanya-tanya klo kita ga ngerti. Kadang2 gw ngerasa bukan orang elektro (elka) soalnya kadang2 apa yg kakak2 bicarain ga nyampe di otak gw, masih ketinggian. Tapi, perlahan2 gw bisa naikin frekuensi otak gw biar bisa nangkep sinyal mereka.

Lumayan di sini sering olahraga, coz tiap klo mau sholat di masjid harus naik “gunung” dulu (masjidnya kayak di atas bukit gitu), lumayan berkeringat. Klo tiap senin sore bisa ikut belajar bahasa arab di masjid. Lumayan bisa KP skaligus kursus bahasa arab hehe…

Nih, klo pengen tau ringkasan subtopik gw hari ini. Gw dapet tugas buat mencari dan memahami salah satu metode verifikasi RTL, yaitu coverage. Klo Roffi kebagian yang assertion. Mohon maaf klo bahasa terlalu formal coz ini sekalian buat progress report gw.

Perancangan Sistem digital tidak bisa terlepas dari beberapa alur proses yang harus dilaluinya. Berikut ini adalah flowchart perancangan sistem digital.

RTL Design Flowchart

Dari flowchart tersebut bisa dilihat, bahwa memang proses verifikasi merupakan bagian yang menghabiskan waktu yang paling banyak (the most consuming time) dalam proses perancangan. Verifikasi itu sendiri terdiri dari beberapa jenis metode, diantaranya functional, assertion, coverage, formal dll.  Ada beberapa tool yang bisa digunakan, tapi yang kita pakai adalah ModelSim.

Coverage metric digunakan untuk mengukur tingkat kepercayaan pada total usaha verifikasi kita dan untuk membantu tim desain dalam memprediksi waktu optimal peluncuran desain. Ada beberapa jenis coverage metric, yaitu:

  1. Statement/Line Coverage, digunakan untuk mengukur berapa banyak line/statement yang telah dieksekusi selama simulasi.
  2. Branch/Decision Coverage, digunakan untuk mengukur coverage of if and case statement (percabanngan) yang mempengaruhi alur kontrol dari eksekusi HDL.
  3. Path Coverage, digunakan untuk mengukur berapa banyak tiap jalur (kombinasi unik antara statement dan branch) dieksekusi ketika ada stimulus.
  4. Condition and Expression Coverage, digunakan untuk memperluas branch coverage dengan cara mem-break down kondisi ke dalam elemen yang membuat hasilnya benar atau salah
  5. Toggle Coverage, digunakan untuk menghitung dan mengumpulkan perubahan di dalam state pada titik/tempat tertentu.

Sumber:

Principles of Verifiable RTL Design (Book) by Lionel Bening and Harry Foster, Hewlett Packard Company.

RTL Verification (Lecture) by Subhasish Mitra and Ofer Shacham, Stanford University.

ModelSim SE Tutorial and ModelSim Code Coverage (Manual) by Mentor Graphics Corp.

Verilog HDL : A Guide to Digital Design and Synthesis (book) by Samir Palnitkar, SunSoft Press.

Prof. Google and etc.

Advertisements